FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數較少的問題。FPGA的基本結構包括可編程輸入/輸出單元，可配置邏輯塊，數字時鐘管理模塊，嵌入式塊RAM，布線資源，內嵌專用硬核，底層內嵌功能單元。每個單元簡介如下：
FPGA基本結構
1.可編程輸入/輸出單元(I/O單元)
目前大多數FPGA的I/O單元被設計為可編程模式，即通過軟件的靈活配置，可適應不同的電器標準與I/O物理特性;可以調整匹配阻抗特性，上下拉電阻;可以調整輸出驅動電流的大小等。
2.可編程邏輯單元
FPGA的基本可編程邏輯單元是由查找表(LUT)和寄存器(Register)組成的，查找表完成純組合邏輯功能。FPGA內部寄存器可配置為帶同步/異步復位和置位、時鐘使能的觸發(fā)器，也可以配置成為鎖存器。FPGA一般依賴寄存器完成同步時序邏輯設計。
3.時鐘管理
時鐘資源部分主要包括全局時鐘樹和鎖相環(huán)兩部分。
全局時鐘樹又稱全局時鐘網絡，負責把時鐘分配到器件內部的各個單元，控制器件內部所有資源。鎖相環(huán)則可以完成分頻、倍頻、移項等相關時鐘的基本操作。全局時鐘樹是一種時鐘網絡結構，可以為FPGA內部的所有資源提供時鐘信號，這些資源包括內部的寄存器、內部的存儲器、輸入輸出管腳寄存器等。
鎖相環(huán)在FPGA中除了分頻、倍頻操作外，還進場用于內部時鐘和外部時鐘保持沿同步，提供需要的外部時鐘輸出等。
全局時鐘樹
4.嵌入式塊RAM
目前大多數FPGA都有內嵌的塊RAM。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲結構。
CAM，即為內容地址存儲器。寫入CAM的數據會和其內部存儲的每一個數據進行比較，并返回與端口數據相同的所有內部數據的地址。簡單的說，RAM是一種寫地址，讀數據的存儲單元;CAM與RAM恰恰相反。
除了塊RAM，Xilinx和Lattice的FPGA還可以靈活地將LUT配置成RAM、ROM、FIFO等存儲結構。
5.布線資源
布線資源連通FPGA內部所有單元，連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。布線資源的劃分：
(1)全局性的專用布線資源：以完成器件內部的全局時鐘和全局復位/置位的布線;
(2)長線資源：用以完成器件Bank間的一些高速信號和一些第二全局時鐘信號的布線。
(3)短線資源：用來完成基本邏輯單元間的邏輯互連與布線;
(4)其他：在邏輯單元內部還有著各種布線資源和專用時鐘、復位等控制信號線。
由于在設計過程中，往往由布局布線器自動根據輸入的邏輯網表的拓撲結構和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。其實布線資源的優(yōu)化與使用和實現結果有直接關系。
6.底層嵌入功能單元
底層嵌入功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等軟處理核(Soft Core)。
7.內嵌專用硬核
內嵌專用硬核是相對底層嵌入的軟核而言的，指FPGA處理能力強大的硬核(Hard Core)，等效于ASIC電路。為了提高FPGA性能，芯片生產商在芯片內部集成了一些專用的硬核。
以上就是FPGA的基本結構介紹了。由于FPGA具有布線資源豐富，可重復編程和集成度高，投資較低的特點，在數字電路設計領域得到了廣泛的應用。
電話：18923864027（同微信）
QQ：709211280
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經理給您精準的報價以及產品介紹